Pat

J-GLOBAL ID：200903058478152330

キヤツシユ制御方式

Inventor： 白石 慎也
Applicant, Patent owner： 四国日本電気ソフトウエア株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991226729
Publication number (International publication number)：1993066996
Application date： Sep. 06, 1991
Publication date： Mar. 19, 1993
Summary：

【要約】【目的】アドレスアレイのハードウェア量を大幅に削減することが可能なキャッシュ制御方式を提供すること。【構成】主記憶装置のデータの写しを記憶するデータアレイ8と、データアレイ8の内容と主記憶装置の内容とを対応付けるアドレスアレイA2と、アドレスアレイA2内の複数個のラインを1つにまとめて1ブロックとし,このブロックを単位としてデータアレイ8の内容と主記憶装置の内容とを対応付けるアドレスアレイB3と、データアレイ8に主記憶装置のデータの写しを記憶しているか否かをアドレスアレイB3の内容により判定する一致検出回路7と、アドレスアレイA2およびアドレスアレイB3を検索するためのアドレスを保持するアドレスレジスタB5とを有する構成である。

Claim (excerpt)：

主記憶のデータの写しを記憶するデータアレイと、このデータアレイの内容と前記主記憶の内容とを対応付ける第1のアドレスアレイと、この第1のアドレスアレイ内の複数個のラインを1つにまとめて1ブロックとしこのブロックを単位として前記データアレイの内容と前記主記憶の内容とを対応付ける第2のアドレスアレイと、前記データアレイに前記主記憶のデータの写しを記憶しているか否かを前記第2のアドレスアレイの内容により判定する一致検出手段と、前記第1のアドレスアレイおよび第2のアドレスアレイを検索するためのアドレスを保持するアドレスレジスタとを有することを特徴とするキャッシュ制御方式。