Pat

J-GLOBAL ID：200903058585142852

キャッシュメモリシステム

Inventor： 佐々木 徹 ,  笹井 清隆
Applicant, Patent owner： 株式会社東芝
Agent (1)： 三好 秀和 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993051757
Publication number (International publication number)：1994075856
Application date： Jun. 27, 1988
Publication date： Mar. 18, 1994
Summary：

【要約】【目的】 この発明は、SRAMとDRAMを混用して、構成の大型化を招くことなく、大容量化ならびに高速化を達成することができるキャッシュメモリシステムを提供することを目的とする。【構成】 この発明は、命令を格納するDRAMからなる命令用キャッシュメモリ31と、命令の操作対象となるオペランドデータを格納するSRAMからなるデータ用キャッシュメモリ33とから構成される。

Claim (excerpt)：

命令を格納するDRAM(ダイナミック型のランダム・アクセス・メモリ)からなる命令用キャッシュメモリと、前記命令の操作対象となるオペランドデータを格納するSRAM(スタティック型のランダム・アクセス・メモリ)からなるデータ用キャッシュメモリとを有することを特徴とするキャッシュメモリシステム。

IPC (3)：

G06F 12/08 310 ,  G11C 11/41 ,  G11C 11/401

FI (2)：

G11C 11/34 Z ,  G11C 11/34 362 F

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭60-225262
  
• 特開昭62-084350
  
• 特開昭63-098749