Pat

J-GLOBAL ID：200903058603551099

半導体装置

Inventor： 野原 晴夫 ,  小林 英行 ,  成毛 康雄 ,  中内 孝浩
Applicant, Patent owner： 株式会社東芝
Agent (6)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
Gazette classification：公開公報
Application number (International application number)：2004022913
Publication number (International publication number)：2005217246
Application date： Jan. 30, 2004
Publication date： Aug. 11, 2005
Summary：

【課題】 ソフトエラー耐性の良いSRAMを提供する。【解決手段】 半導体装置は、ポリシリコンからなるゲート電極15と、前記ゲート電極の表面に設けられたサリサイド膜22と、前記ゲート電極上に設けられたコンタクト26とを具備し、前記ゲート電極と接触する部分を含む前記コンタクト26aの周囲には前記サリサイド膜22が存在しない領域14を有している。【選択図】 図5

Claim (excerpt)：

フリップフロップを用いたSRAMセルを有する半導体装置において、 ポリシリコンからなるゲート電極と、 データを保持する拡散層領域と、 前記ゲート電極上に設けられ、前記データを保持する拡散層領域と前記ゲート電極とを接続するコンタクトと、 前記コンタクトと接続される領域近傍を除く前記ゲート電極の表面に設けられたサリサイド膜とを具備したことを特徴とする半導体装置。

IPC (5)：

H01L21/8244 ,  H01L21/28 ,  H01L27/11 ,  H01L29/423 ,  H01L29/49

FI (3)：

H01L27/10 381 ,  H01L21/28 301D ,  H01L29/58 G

F-Term (23)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD34 ,  4M104DD81 ,  4M104DD84 ,  4M104DD88 ,  4M104FF06 ,  4M104FF14 ,  4M104GG16 ,  5F083BS08 ,  5F083BS18 ,  5F083BS46 ,  5F083GA18 ,  5F083JA35 ,  5F083JA53 ,  5F083LA01 ,  5F083MA01 ,  5F083NA01 ,  5F083NA08 ,  5F083PR33 ,  5F083PR36

Patent cited by the Patent：

Cited by applicant (1)

• USP-6529401