Pat
J-GLOBAL ID：200903058609499641

気相エピタキシャル成長法、半導体基板の製造方法、半導体基板及びハイドライド気相エピタキシー装置

Inventor：
角野 雅芳

About 角野 雅芳


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 畑 泰之
Gazette classification：公開公報
Application number (International application number)：1999027009
Publication number (International publication number)：2000223418
Application date： Feb. 04, 1999
Publication date： Aug. 11, 2000
Summary：
【要約】【課題】 高品質で量産性に優れたAlGaN基板の製造方法を提供する。【解決手段】 c面サファイア基板301上に、減圧ハイドライドVPE法により4μm/h以下の成長速度で薄いGaN層302を成長させた後、このGaN層302上に常圧ハイドライドVPE法により4μm/hよりも大きく且つ200μm/h以下の成長速度で十分に厚いAlGaN層304を成長させる。次に、c面サファイア基板1をエッチングにより除去し、GaN層302、AlGaN層303、304からなるAlGaN基板を得る。【効果】 減圧ハイドライドVPE法により、成長速度が小さくなり且つIII族原料分子の表面マイグレ-ションが促進され、良好な品質の結晶が得られる。更に、連続して常圧ハイドライドVPE法を行うことにより、大きな成長速度でGaNおよびAlGaNを成長させるため高品質で量産性に優れたAlGaN基板が得られる。
Claim (excerpt)：
厚さd1の基板上に、成長速度V2、成長圧力P2の成長条件で少なくとも1つの層からなる第1の半導体層を層厚d2成長させた後、前記基板を装置外に取り出すことなく、成長速度V3、成長圧力P3の成長条件で少なくとも1つの層からなる第2の半導体層を層厚d3成長させるプロセスを含む気相エピタキシャル成長法において、V2<V3、且つP2<P3、且つd2<d3なる条件を満たすことを特徴とする気相エピタキシャル成長法。
IPC (3)：
H01L 21/205 ,  H01L 33/00 ,  H01S 5/323
FI (3)：
H01L 21/205 ,  H01L 33/00 C ,  H01S 3/18 673
F-Term (54)：
5F041AA31 ,  5F041AA40 ,  5F041CA33 ,  5F041CA34 ,  5F041CA35 ,  5F041CA40 ,  5F041CA46 ,  5F041CA64 ,  5F041CA65 ,  5F045AA04 ,  5F045AA06 ,  5F045AB09 ,  5F045AB14 ,  5F045AB17 ,  5F045AB19 ,  5F045AC03 ,  5F045AC12 ,  5F045AC13 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AD12 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AD16 ,  5F045AE21 ,  5F045AE23 ,  5F045AE25 ,  5F045AE30 ,  5F045AF03 ,  5F045AF04 ,  5F045AF09 ,  5F045AF13 ,  5F045BB08 ,  5F045BB09 ,  5F045BB16 ,  5F045CA12 ,  5F045DA54 ,  5F045DA55 ,  5F045DQ06 ,  5F045DQ08 ,  5F045DQ12 ,  5F045EC05 ,  5F045HA12 ,  5F073CA07 ,  5F073CB02 ,  5F073CB04 ,  5F073CB05 ,  5F073CB07 ,  5F073DA04 ,  5F073DA05 ,  5F073EA29
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM