Pat

J-GLOBAL ID：200903058781742671

半導体メモリ装置

Inventor： 吉原 郁夫
Applicant, Patent owner： ソニー株式会社
Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1991159084
Publication number (International publication number)：1993013719
Application date： Jun. 28, 1991
Publication date： Jan. 22, 1993
Summary：

【要約】【目的】 金属配線のコンタクト形状を良好にするために平坦化膜を用いたとしても、P-TFTの活性層に対する水素化を確実に行うようにして、平坦化膜による金属配線の良好なコンタクト形状と安定した接続状態並びにP-TFTのオフ電流の低減など、P-TFTの特性の向上及び安定化を同時に図る。【構成】 ドライバトランジスタTr1 のゲート電極1上にゲート電極4及び活性層6からなる逆スタガー型のP-TFT(Tr4 )を形成し、活性層6のチャネル領域6C上に層間絶縁膜7を介してプラズマ-SiN膜8aとLP-SiN膜8bとからなる積層膜8を形成する。そして、この積層膜8を含む全面にリフロー膜からなる平坦化膜9を形成し、この平坦化膜9上にバリヤメタル10を介してビット線(反転BL)を形成し、更にこのビット線(反転BL)上にCVD膜あるいはSOGからなる層間絶縁膜11を形成して構成する。

Claim (excerpt)：

一対のドライバトランジスタと該ドライバトランジスタ上に積層された一対の半導体薄膜トランジスタからなる負荷により形成されたフリップフロップ回路と、一対のアクセストランジスタからメモリセルが構成された半導体メモリ装置において、上記半導体薄膜トランジスタと該半導体薄膜トランジスタ上に形成した層間絶縁膜を構成する平坦化膜との間に、プラズマCVD法により形成した半導体窒化膜と、減圧CVD法により形成した半導体窒化膜とを積層させた膜を設け、上記平坦化膜上に金属配線を形成したことを特徴とする半導体メモリ装置。

IPC (3)：

H01L 27/11 ,  H01L 21/318 ,  H01L 21/3205

FI (2)：

H01L 27/10 381 ,  H01L 21/88 K