Pat

J-GLOBAL ID：200903058800555810

半導体装置の製造方法

Inventor： 田口 充
Applicant, Patent owner： ソニー株式会社
Agent (1)： 杉浦 正知
Gazette classification：公開公報
Application number (International application number)：1996293379
Publication number (International publication number)：1998125782
Application date： Oct. 15, 1996
Publication date： May. 15, 1998
Summary：

【要約】【課題】 高圧リフロー法により接続孔または溝に配線材料を埋め込む際に、良好な埋め込みを行なうことができる半導体装置の製造方法を提供する。【解決手段】 半導体基板1上に層間絶縁膜2を介して下層Al合金配線3、層間絶縁膜4を順次形成する。吸湿性が高く水分を多く含んだ層間絶縁膜5の成膜後、層間絶縁膜5をエッチバックして下層Al合金配線3による段差を平坦化する。層間絶縁膜6を形成し、層間絶縁膜6,4に接続孔Cを形成する。この後TiN/Ti膜7を形成する前に熱処理して層間絶縁膜4〜6の脱ガスを行う。TiN/Ti膜7を形成する際には厚さを80nm以上とする。他の例では、層間絶縁膜5のエッチバック後に熱処理を行い層間絶縁膜5の脱ガスを重点的に行う。さらに他の例では、接続孔Cの側壁に保護膜9を形成するか、接続孔Cを形成した層間絶縁膜6,4または層間絶縁膜5の表面を窒化するかして、層間絶縁膜4〜6の脱ガスを防止する。

Claim (excerpt)：

接続孔または溝に高圧リフロー法により配線材料を埋め込むようにした半導体装置の製造方法において、少なくとも一部に水分を含む層間絶縁膜を形成した後、上記配線材料を成膜する前に熱処理を行う工程を有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/768 ,  H01L 21/316

FI (2)：

H01L 21/90 K ,  H01L 21/316 P