Pat

J-GLOBAL ID：200903058826781010

半導体集積回路装置

Inventor： 野副 敦史 ,  宮本 英治 ,  笠間 靖裕 ,  大嶋 一義 ,  高橋 継雄 ,  山崎 隆 ,  菅 進一
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 徳若 光政
Gazette classification：公開公報
Application number (International application number)：1991040953
Publication number (International publication number)：1993006654
Application date： Feb. 12, 1991
Publication date： Jan. 14, 1993
Summary：

【要約】【目的】 大記憶容量化を図った半導体記憶回路に適した半導体集積回路装置及び動作の高速化と大記憶容量化を実現した半導体記憶回路を備えた半導体集積回路装置を提供する。【構成】 ダイナミック型メモリセルがマトリックス配置されてなるメモリマットが複数個から構成されるメモリアレイ上を延長してY選択線を配置するとともに、このY選択線と同様な構成のダミーYS線を用いてカラムリセットタイミングをモニターしてワード線のクリアタイミングの制御を行ってメモリサイクルの時間短縮を行う。選択メモリマットに対応したワードクリア回路のみを動作させて低消費電力とする。シェアードセンスアンプ方式におけるビット線選択MOSFETのゲートの選択レベルを昇圧電圧とする。しきい値電圧がチャネル幅依存性によって高くされるMOSFETに対してイオン打ち込み技術によりチャンネル表面の不純物を調整して補償を行う。

Claim (excerpt)：

ダイナミック型メモリセルがマトリックス配置されてなるメモリマットと、上記メモリマットが複数個から構成されるメモリアレイ上を延長して配置されるY選択線と、上記Y選択線と実質的にほぼ同じ配線材料でかつほぼ同じ長さからなるダミー選択線を用いて遅延回路を構成してカラムリセット信号を伝達させてワード線のリセットタイミング信号を形成するメモリ回路を備えてなることを特徴とする半導体集積回路装置。

IPC (3)：

G11C 11/401 ,  H01L 27/108 ,  H01L 29/784

FI (3)：

G11C 11/34 362 A ,  H01L 27/10 325 R ,  H01L 29/78 301 M