Pat

J-GLOBAL ID：200903058836678978

半導体装置及びその製造方法

Inventor： 藤井 智 ,  寺田 敏行
Applicant, Patent owner： 新日本製鐵株式会社
Agent (1)： 大島 陽一
Gazette classification：公開公報
Application number (International application number)：1994069973
Publication number (International publication number)：1995254749
Application date： Mar. 14, 1994
Publication date： Oct. 03, 1995
Summary：

【要約】【目的】 II-VI族化合物半導体エピタキシャル結晶からなるp型層と電極とのオーム性接触を容易に可能とする半導体装置及びその製造方法を提供する。【構成】 II-VI族化合物半導体エピタキシャル結晶からなるp型層と電極層との間にこのp型層と同じ原料からなる非晶質の中間層を介在させることで、p型層と中間層との間には格子不整合等の問題はなく、また非晶質のII-VI族化合物からなる中間層と電極層とは密着性が高いことから両者間の界面電位障壁も小さくなる。従って単純な構造で容易にp型層と電極層との間でオーム性接触が得られる。また、p型層と同じ方法で基板温度を下げるのみで中間層を形成可能であることから工程が簡略化される。以上のことから、電気的特性が良く信頼性の高い半導体装置が歩留まり良く製造できる。

Claim (excerpt)：

基板上に、II-VI族化合物半導体エピタキシャル結晶からなるp型層と、前記p型層と同じ原料からなる非晶質の中間層と、電極層とがこの順番に積層されたことを特徴とする半導体装置。