Pat

J-GLOBAL ID：200903058902314672

半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法

Inventor： 梅津 一成 ,  中山 敏紀
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999317445
Publication number (International publication number)：2001135785
Application date： Nov. 08, 1999
Publication date： May. 18, 2001
Summary：

【要約】【課題】 マルチチップパッケージにおける積層される半導体チップの電極と層間接続をなすスルーホールに設定される導通手段との電気的接続を確実に実現できるとともに、積層してマルチチップ化する場合の接合作業を効率よく実現する。【解決手段】 信号入出力用の電極パッド部分にて上下にチップ基板を貫通するスルーホールを有し、前記電極パッドに溶着接合された座部とこれから立設されチップ厚さより長く突出されたピン部を有する突起型形状バンプを前記スルーホール上に取り付けて構成され、当該突起型形状バンプの突出ピン部を上位に積層される半導体チップのスルーホールへ挿入可能に形成された半導体チップとし、これを積層することによりマルチチップパッケージを形成し、およびこれを用いた半導体装置、並びに電子機器の構成とした。

Claim (excerpt)：

シリコン基板上に形成された信号入出力用の電極パッドと、前記電極パッドと前記電極パッド下方の前記シリコン基板とを上下に貫通するスルーホールと、前記電極パッドに溶着接合される座部と前記座部から立設されたピン部とからなり、前記スルーホール上に設けられる突起型形状バンプと、を有することを特徴とする半導体チップ。

IPC (6)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/306 ,  H01L 21/3205 ,  H01L 21/60

FI (4)：

H01L 25/08 B ,  H01L 21/306 B ,  H01L 21/88 J ,  H01L 21/92 604 J

F-Term (15)：

5F033NN16 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ53 ,  5F033QQ99 ,  5F033TT07 ,  5F033VV07 ,  5F033VV16 ,  5F043AA02 ,  5F043BB02 ,  5F043DD02 ,  5F043FF04 ,  5F043FF10