表示装置駆動回路

Inventor：
Applicant, Patent owner：
Agent (1)：石島茂男 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999311218
Publication number (International publication number)：2001134230
Application date： Nov. 01, 1999
Publication date： May. 18, 2001
Summary：

【要約】【課題】PDPのスキャンドライバにおいて、チップサイズの縮小化が可能になる技術を提供する。【解決手段】本発明の表示装置駆動回路1は、バッファ回路12と、nMOS14と、逆阻止ダイオード51を有しており、バッファ回路12の出力によってnMOS14がオン/オフし、PDPパネル内の電荷を放電できるように構成されている。パネル放電の際に大電流がnMOS14に流れ、バッファ回路12内の寄生ダイオード41が順バイアスされても、逆阻止ダイオード51が逆バイアスされることにより、寄生ダイオード41には電流が流れないので、nMOS14のゲート端子の電位はクランプされず、ゲート端子とドレイン端子とが同電位になる。従って、小さいnMOS15を用いても、十分な電流駆動能力を得ることができるので、チップサイズを縮小化することができる。

Claim (excerpt)：

表示装置に接続された出力端子と第1の電源電圧端子との間に電気的に接続され、ゲート端子に印加される第1の電源電圧レベルの信号又は基準電圧レベルの信号により駆動される第1のMOSトランジスタと、上記出力端子と基準電圧端子との間に電気的に接続され、ゲート端子に印加される第1の電源電圧よりも低い第2の電源電圧レベルの信号又は基準電圧レベルの信号により駆動される第2のMOSトランジスタと、上記第2のMOSトランジスタのゲート端子と第2の電源電圧供給端子との間にアノードを第2の電源電圧端子側にして電気的に接続されているダイオードと、を有し、上記第2のMOSトランジスタがオン状態のときに上記第2のMOSトランジスタのゲート・ドレイン間の寄生容量により上記第2のMOSトランジスタのゲート電圧が上昇した際に上記ダイオードが上記第2の電源電圧端子への電流の流入を防止する表示装置駆動回路。

IPC (4)：

G09G 3/28 , G09G 3/20 623 , H01L 21/8234 , H01L 27/088

FI (3)：

G09G 3/20 623 B , G09G 3/28 H , H01L 27/08 102 J

Patent cited by the Patent：

Cited by examiner (8)

特開平4-103214
特開昭57-011536
気体放電型表示装置の駆動回路
Gazette classification：公開公報 Application number：特願平9-296764 Applicant：松下電器産業株式会社

Show all

Return to Previous Page