Pat

J-GLOBAL ID：200903058947615410

MOSFET及びその製造方法

Inventor： 小林 康孝 ,  市川 文雄
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992165000
Publication number (International publication number)：1994005852
Application date： Jun. 23, 1992
Publication date： Jan. 14, 1994
Summary：

【要約】【目的】 表面チャネル型デバイスを実現し、かつ、電極の配線抵抗が低く、しかも、ゲート耐圧劣化等が抑制されるMOS特性を安定化する。【構成】 MOSFETの製造方法において、第1導電型の半導体基板あるいは半導体層のゲート形成領域上にゲート酸化膜103を形成し、そのゲート酸化膜103上に第1の高融点金属膜である窒化チタン膜104を形成し、その窒化チタン膜104上にその窒化チタン膜104とは相反する応力をもつ第2の高融点金属膜であるタングステン膜105を形成し、ホトリソグラフィ技術によりパターニングを行い、前記窒化チタン膜104とタングステン膜105によりゲート電極を形成する。

Claim (excerpt)：

(a)半導体基板と、(b)該半導体基板の表層に形成されたソース及びドレイン領域と、(c)該ソース及びドレイン領域間の前記半導体基板上に形成されたゲート酸化膜と、(d)該ゲート酸化膜上に形成された第1の高融点金属膜と、(e)該第1の高融点金属膜上に形成され、かつ該第1の高融点金属膜とは相反する応力をもつ第2の高融点金属膜とを具備することを特徴とするMOSFET。

IPC (3)：

H01L 29/784 ,  H01L 21/28 301 ,  H01L 29/62