Pat
J-GLOBAL ID：200903058976602467
プログラマブル論理回路装置
Inventor：
Applicant, Patent owner：
Agent (1)：
長谷川 芳樹 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991212193
Publication number (International publication number)：1993055907
Application date： Aug. 23, 1991
Publication date： Mar. 05, 1993
Summary：
【要約】【目的】 定義用メモリとして揮発性メモリと不揮発性メモリの両方を備えたプログラマブル論理回路装置を提供すること。【構成】 この発明のプログラマブル論理回路装置は、定義用データに応じて内部論理要素の接続関係が特定される論理回路部4と、この論理回路部4に与える定義用データを格納する定義用メモリ部7とを備え、定義用メモリ部7は、不揮発性メモリで構成された第1の定義用メモリ3と、揮発性メモリで構成された第2の定義用メモリ2と、第1および第2の定義用メモリのいずれか一方から定義用データを選択的に論理回路部4にロードする選択制御手段6とを備えている。このように、定義用メモリとして揮発性メモリと不揮発性メモリの2種類を有するので、ユーザーの用途に合わせて適宜選択することができる。
Claim (excerpt)：
定義用データに応じて内部論理要素の接続関係が特定される論理回路部と、この論理回路部に与える前記定義用データを格納する定義用メモリ部とを備えたプログラマブル論理回路装置において、前記定義用メモリ部は、不揮発性メモリで構成された第1の定義用メモリと、揮発性メモリで構成された第2の定義用メモリと、第1および第2の定義用メモリのいずれか一方から定義用データを選択的に前記論理回路部にロードする選択制御手段とを備えていることを特徴とするプログラマブル論理回路装置。
IPC (2)：
H03K 19/173 101
, G06F 1/00 370
