Pat
J-GLOBAL ID：200903058983446284

パターン形成方法およびこれを用いた半導体装置

Inventor：
浅川 鋼児

About 浅川 鋼児

, 
斎藤 聡

About 斎藤 聡

, 
山下 敦子

About 山下 敦子

, 
三沢 寛人

About 三沢 寛人

, 
後河内 透

About 後河内 透


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1999149285
Publication number (International publication number)：2000340521
Application date： May. 28, 1999
Publication date： Dec. 08, 2000
Summary：
【要約】【課題】 ポジ型化学増幅型レジストを用いて1回の露光によりレジストに断面が逆テーパ形状をした微細パターンを形成し、次にリン酸系エッチング液でエッチングした際にテーパー角を大きくすることが可能となるそのパターン形成方法を提供し、また、これを用いたデバイスを提供する。【解決手段】 ポジ型の化学増幅型レジスト膜2をGaAs基板1上に形成し、露光・現像を行って逆テーパー状のパターン3を形成した後にリセスエッチングにより溝4を形成、この上に金属を蒸着してリフトオフすることによりゲート電極5を形成する。
Claim (excerpt)：
(a)化合物半導体基板の一主面上にポジ型の化学増幅形レジスト膜を形成する工程と、(b)前記レジスト膜に150nm〜500nmのUV光で露光、および/もしくは電子線で描画によってパターン露光を行う工程と、(c)前記レジスト膜を現像することにより開口部が底部に比較して大きな逆テーパー形状のパターンを形成する工程と、(d)前記パターンを形成することにより露出した部分の前記基板をウェットエッチングする工程と、(e)前記レジスト膜を形成した側の前記基板の上面に金属を堆積する工程と、(f)前記レジスト膜上部に堆積した金属を前記レジストごと剥離する工程とを備えたことを特徴とするパターン形成方法。
IPC (5)：
H01L 21/28 301 ,  G03F 7/20 504 ,  G03F 7/20 521 ,  H01L 21/027 ,  H01L 21/3205
FI (6)：
H01L 21/28 301 H ,  G03F 7/20 504 ,  G03F 7/20 521 ,  H01L 21/30 515 A ,  H01L 21/30 541 P ,  H01L 21/88 B
F-Term (44)：
2H097AA03 ,  2H097BA06 ,  2H097CA12 ,  2H097CA16 ,  2H097FA03 ,  2H097FA09 ,  2H097HB04 ,  2H097JA03 ,  2H097JA04 ,  2H097LA10 ,  4M104AA03 ,  4M104AA05 ,  4M104BB09 ,  4M104CC05 ,  4M104DD12 ,  4M104DD62 ,  4M104DD68 ,  4M104FF08 ,  4M104HH20 ,  5F033GG01 ,  5F033GG02 ,  5F033HH13 ,  5F033MM19 ,  5F033PP14 ,  5F033QQ01 ,  5F033QQ07 ,  5F033QQ20 ,  5F033QQ41 ,  5F033VV06 ,  5F033WW00 ,  5F033WW04 ,  5F033XX33 ,  5F046AA02 ,  5F046AA20 ,  5F046BA07 ,  5F046DA02 ,  5F046LA12 ,  5F046MA18 ,  5F056AA03 ,  5F056CD11 ,  5F056DA04 ,  5F056DA11 ,  5F056DA13 ,  5F056DA17
Patent cited by the Patent：
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM