オフセット電圧の較正方式に特徴を有する直流増幅回路

Inventor：
Applicant, Patent owner：
Agent (1)：一色健輔 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999053867
Publication number (International publication number)：2000252770
Application date： Mar. 02, 1999
Publication date： Sep. 14, 2000
Summary：

【要約】【課題】出力オフセット電圧を入力オフセット電圧より大幅に小さいレベルまで抑制することができるオフセット電圧の自動較正回路を付加した直流増幅回路を提供する。【構成】通常モードでは、入力電圧Vin をメイン演算増幅器Aの+入力端子に印加するとともに、メイン演算増幅器Aの-入力端子にコンデンサ1bに保持された較正電圧Vsを印加することで出力電圧Vout が決まる。較正モードでは、メイン演算増幅器Aの+入力端子に接地電圧を印加するとともに、そのときの出力電圧Vout を自己較正済の較正用演算増幅器Cの+入力端子に印加する。較正用演算増幅器Cの出力電圧Vcをメイン演算増幅器Aの-入力端子に接続されたコンデンサ式較正電圧保持回路Bに入力することでメイン演算増幅器Aを巡るフィードバックループを適宜期間だけ形成し、前記較正電圧Vsを更新する。

Claim (excerpt)：

つぎの事項(1)〜(5)により特定される発明。(1)オフセット電圧の較正方式に特徴を有する直流増幅回路である。(2)メイン演算増幅器の一方の入力端には較正電圧保持回路の出力電圧が印加されている。較正電圧保持回路の入力は較正用演算増幅器の出力端に接続されている。(3)通常動作モードでは、メイン演算増幅器の他方の入力端に増幅対象である入力電圧が印加されるとともに、メイン演算増幅器の出力電圧が増幅結果として応用系に引き渡される。(4)較正モードの第1プロセスでは、較正用演算増幅器についての自己較正処理を実行する。較正用演算増幅器の一方の入力端に較正用の一定電圧を印加するとともに、そのときの出力電圧について電気容量に蓄積した電圧を他方の入力端に印加するフィードバックループを適宜期間だけ形成し、安定状態の蓄積電圧を他方の入力端に印加する状態を保つ。(5)較正モードの第2プロセスでは、メイン演算増幅器についての自己較正処理を実行する。メイン演算増幅器の一方の入力端に較正用の一定電圧を印加するとともに、そのときの出力電圧を前記自己較正済の較正用演算増幅器の一方の入力端に印加する。較正用演算増幅器の出力電圧をメイン演算増幅器の他方の入力端に接続された較正電圧保持回路に入力することでメイン演算増幅器を巡るフィードバックループを適宜期間だけ形成し、較正電圧保持回路の出力電圧を更新する。

IPC (2)：

H03F 3/34 , H03F 1/30

FI (2)：

H03F 3/34 B , H03F 1/30 A

F-Term (36)：

5J090AA03 , 5J090AA51 , 5J090CA02 , 5J090CA11 , 5J090CA13 , 5J090FA17 , 5J090FN10 , 5J090HA25 , 5J090HA29 , 5J090HA38 , 5J090KA01 , 5J090KA19 , 5J090KA32 , 5J090KA33 , 5J090KA34 , 5J090KA35 , 5J090MA13 , 5J090TA01 , 5J091AA03 , 5J091AA51 , 5J091CA02 , 5J091CA11 , 5J091CA13 , 5J091FA17 , 5J091HA25 , 5J091HA29 , 5J091HA38 , 5J091KA01 , 5J091KA19 , 5J091KA32 , 5J091KA33 , 5J091KA34 , 5J091KA35 , 5J091MA10 , 5J091MA13 , 5J091TA01

Patent cited by the Patent：

Cited by examiner (10)

特開平3-102904
特開平2-141010
特開昭62-095484

Show all

Return to Previous Page