Pat
J-GLOBAL ID：200903058990519122
MOS型半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
石原 詔二
Gazette classification：公開公報
Application number (International application number)：1993020403
Publication number (International publication number)：1994236992
Application date： Feb. 08, 1993
Publication date： Aug. 23, 1994
Summary：
【要約】【目的】 CZ-Si単結晶ポリッシュドウェーハの酸化膜耐圧特性を測定するにあたり、ポリシリコン-ゲート電極のMOS型半導体装置と同程度の酸化膜耐圧特性を得る金属-ゲート電極のMOS型半導体装置の製造方法を提供する。【構成】 酸化膜耐圧特性を測定するための金属-ゲート電極MOS型半導体装置を製造するにあたり、形成したゲート酸化膜を不活性ガス雰囲気中で550〜700°Cで1〜5時間の第1段の熱処理を施し、750〜950°Cで1〜6時間の第2段の熱処理を施し、さらに800〜1100°Cで0.1〜4時間の第3段の熱処理を施す。
Claim (excerpt)：
酸化膜耐圧特性を測定するための金属-ゲート電極MOS型半導体装置を製造するにあたり、形成したゲート酸化膜を不活性ガス雰囲気中で550〜700°Cで1〜5時間の第1段の熱処理を施し、750〜950°Cで0.1〜6時間の第2段の熱処理を施し、さらに、800〜1100°Cで0.1〜4時間の第3段の熱処理を施すことを特徴とするMOS型半導体装置の製造方法。
IPC (4)：
H01L 29/784
, H01L 21/316
, H01L 21/324
, H01L 21/66
H01L 29/78 301 G
, H01L 29/78 301 T
