Pat

J-GLOBAL ID：200903059026398096

半導体装置及びその製造方法

Inventor： 高橋 稔 ,  吉見 信
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1993239449
Publication number (International publication number)：1995094733
Application date： Sep. 27, 1993
Publication date： Apr. 07, 1995
Summary：

【要約】【目的】 トレンチ型素子分離方法の問題点である素子領域端部の露出を防止し、ゲ-ト酸化膜の破壊耐圧の向上および寄生トランジスタの発生を防止することが可能となる半導体装置及びその製造方法を提供することを目的とする。【構成】 トレンチ(溝)のエッチングのマスク材に多結晶シリコン膜を用い、トレンチエッチング工程、シリコン酸化膜15の埋め込み工程、埋め込んだシリコン酸化膜15の表面凹凸の平坦化工程を経た後に、前記マスク材を除去し、全面に多結晶シリコン膜20を堆積した後、異方性RIEを用いて、シリコン酸化膜15の側壁に多結晶シリコン膜16を形成し、その後、ゲ-ト酸化膜17及びゲ-ト電極18を形成する。

Claim (excerpt)：

半導体基板上に選択的に形成された素子分離絶縁膜と、この素子分離絶縁膜に囲まれて形成された素子形成領域と、この素子形成領域上に形成されたゲ-ト絶縁膜と、前記素子分離絶縁膜の側壁に形成された側壁導電膜と、この側壁導電膜上に形成された側壁絶縁膜と、前記素子分離絶縁膜、ゲ-ト絶縁膜、及び側壁絶縁膜上に形成されたゲ-ト電極とを具備したことを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/76

FI (3)：

H01L 29/78 301 R ,  H01L 21/76 L ,  H01L 29/78 301 G