Pat

J-GLOBAL ID：200903059050000133

不揮発性半導体記憶装置及びその製造方法

Inventor： 内貴 唯八
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997357917
Publication number (International publication number)：1999186528
Application date： Dec. 25, 1997
Publication date： Jul. 09, 1999
Summary：

【要約】【課題】ビット線間を広げないと加工性が悪くセル面積縮小が出来ない。ソース不純物領域の抵抗が大きくてばらつくので読み出し精度が悪い。【解決手段】半導体層4内に形成されたドレイン不純物領域6bとソース不純物領域40との間に、選択トランジスタS11,S12等とメモリトランジスタM11〜M14が列方向に直列接続されてトランジスタ列が構成されている。ソース不純領域20が、行方向に隣り合う他のトランジスタ列内のソース不純物領域と分離されてトランジスタ列内の他の不純物領域6a,6bとともにライン状に配置されている。ビットコンタクトBCとソースコンタクトSCが、トランジスタ列の両端において、行方向に隣り合うトランジスタ列間で交互に配置されている。各ソース不純物領域20を接続する共通ソース電位層22が、例えば面状に配置され、上層のビット線BL1等を基板垂直方向でシールドする。

Claim (excerpt)：

半導体層内に形成されたドレイン不純物領域とソース不純物領域との間に、選択トランジスタとメモリトランジスタが列方向に直列接続されてなるトランジスタ列を行列状に複数配置させてメモリアレイが構成されている不揮発性半導体記憶装置であって、前記ソース不純物領域が、行方向に隣り合う他のトランジスタ列内のソース不純物領域と分離されて前記トランジスタ列内の他の不純物領域とともにライン状に配置されている不揮発性半導体記憶装置。

IPC (5)：

H01L 27/115 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 434 ,  G11C 17/00 622 E ,  H01L 29/78 371