Pat
J-GLOBAL ID:200903059112060766
昇圧回路
Inventor:
Applicant, Patent owner:
Agent (1):
佐藤 隆久
Gazette classification:公開公報
Application number (International application number):1995124668
Publication number (International publication number):1996322241
Application date: May. 24, 1995
Publication date: Dec. 03, 1996
Summary:
【要約】【目的】MOSトランジスタのしきい値電圧落ちによる損失なしに昇圧することができ、かつ昇圧回路の電流供給能力を高めることができ、低電圧化した場合でも高電圧まで容易に昇圧できる昇圧回路を実現する。【構成】昇圧回路において、各ノ-ド間の電位を分離、伝達するためのトランスファゲ-トとしてPMOSトランジスタPTGN を使用する。PTGN のドレインが昇圧段N-1のノ-ドNDN-1 に、ソ-スが昇圧段Nのノ-ドNDN に接続されている。NMOSトランジスタNTN およびPMOSトランジスタPTN のゲ-トが昇圧段N-1のノ-ドNDN-1 に、NTN およびPTN のドレインがPMOSトランジスタPTGN のゲ-トに、NTN のソ-スが昇圧段N-2のノ-ドNDN-2 に、PTN のソ-スが昇圧段Nのノ-ドNDN にそれぞれ接続されている。
Claim (excerpt):
昇圧用素子に接続されたノ-ドを有する複数の昇圧段からなり、各昇圧段のノ-ドが前段のノ-ドにトランスファゲ-トを介して接続され、互いに隣り合うノ-ドが相補的に昇圧される昇圧回路であって、上記各トランスファゲ-トが第1のpチャネル金属絶縁膜半導体トランジスタにより構成され、かつ、各ノ-ドの昇圧段が、上記第1のpチャネル金属絶縁膜半導体トランジスタのゲ-トと前々段のノ-ドとを前段のノ-ドのレベルに応じて作動的に接続するnチャネル金属絶縁膜半導体トランジスタと、上記第1のpチャネル金属絶縁膜半導体トランジスタのゲ-トと自段のノ-ドとを前段のノ-ドレベルに応じて作動的に接続する第2のpチャネル金属絶縁膜半導体トランジスタとを有する昇圧回路。
Return to Previous Page