Pat

J-GLOBAL ID：200903059129513144

半導体装置およびその製造方法

Inventor： 内山 哲夫 ,  西郷 雅子
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立マイコンシステム
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993263356
Publication number (International publication number)：1995122635
Application date： Oct. 21, 1993
Publication date： May. 12, 1995
Summary：

【要約】【目的】 層間絶縁膜におけるクラック発生防止。【構成】 半導体基板1の主面側に設けられる第1配線3と第2配線10との間の層間絶縁膜5において、層間絶縁膜5は下層のSiO2 系絶縁膜6,中間層の無機SOG膜7,上層のSiO2 系絶縁膜9および絶縁膜と無機SOG膜7との間に部分的に設けられる埋込層15とからなっている。前記埋込層15は有機SOG膜からなるとともに、配線(ライン)間の窪み部分(スペース)4に設けられる。有機SOG膜15によって平坦化が図られることから、無機SOG膜7の厚さは均一となり、無機SOG膜7の成膜時の収縮においてクラックが発生しなくなる。有機SOG膜がライン上に延在しないため、スルーホールを設けて第1配線3と第2配線10の接続を図っても、有機SOG膜に含まれるメチル基に起因する導通不良は発生しない。

Claim (excerpt)：

半導体基板の主面側に設けられる配線と、この配線を被うように前記半導体基板の主面側に設けられかつSOG膜を中間層とする3層構造の層間絶縁膜とを有する半導体装置であって、前記SOG膜の下面でありかつ前記配線と配線との間の窪み部分には窪みを埋めるようにSOG膜からなる埋込層が設けられていることを特徴とする半導体装置。

IPC (2)：

H01L 21/768 ,  H01L 21/316