Pat

J-GLOBAL ID：200903059144357450

半導体回路基板

Inventor： 小笠原 文彦 ,  三宅 弘之 ,  逆井 一宏 ,  山沢 亮
Applicant, Patent owner： 富士ゼロックス株式会社
Agent (1)： 中村 智廣 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994014525
Publication number (International publication number)：1995221414
Application date： Feb. 08, 1994
Publication date： Aug. 18, 1995
Summary：

【要約】【目的】 絶縁性基板上に複数の半導体回路パターンを形成した後に各半導体回路パターン形成領域の周縁に形成されるスクライブ線に沿って個々に切断分割して使用する半導体回路基板として、絶縁性基板の有効利用が図れ、ボンディングワイヤの一部が下方にたわんで検査マークと接触してショートする等の問題を防止でき、切断分割工程における不良品の検査を簡便に行うことができるものを提供する。【構成】 上記半導体回路基板において、絶縁性基板1上の半導体回路パターン形成領域2内の配線及びボンディングパッド3が形成されていない部位で且つ該回路パターン形成領域2の最外周縁に沿って形成する各スクライブ線4の交差部分の近傍となる部位のみに、切断分割精度の判定基準となる検査マーク6を形成した。

Claim (excerpt)：

絶縁性基板上に複数の半導体回路パターンを形成した後に各半導体回路パターン形成領域の周縁に形成されるスクライブ線に沿って個々に切断分割して使用する半導体回路基板において、上記絶縁性基板上の半導体回路パターン形成領域内の配線及びボンディングパッドが形成されていない部位で且つ該回路パターン形成領域の最外周縁に沿って形成する各スクライブ線の交差部分の近傍となる部位のみに、切断分割精度の判定基準となる検査マークを形成したことを特徴とする半導体回路基板。

IPC (4)：

H05K 1/02 ,  H01L 21/66 ,  H01L 21/301 ,  H05K 3/00

FI (2)：

H01L 21/78 L ,  H01L 21/78 Z

Patent cited by the Patent：

Cited by examiner (4)

• 特開平4-199651
  
• 特開平2-264448
  
• 特開平4-199651
  
• 特開平2-264448