Pat

J-GLOBAL ID：200903059155458399

半導体装置の製造方法

Inventor： 周藤 祥司 ,  中島 勇人
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 安富 耕二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998113422
Publication number (International publication number)：1999307516
Application date： Apr. 23, 1998
Publication date： Nov. 05, 1999
Summary：

【要約】 (修正有)【課題】 コンタクト不良などの事故を回避して素子の信頼性を大幅に向上させること。【解決手段】 基板1の上にシリコン窒化膜5とシリコン酸化膜6とを形成し、シリコン酸化膜6のエッチングレートがシリコン窒化膜5のエッチングレートよりも大きくなる条件で、シリコン酸化膜をドライエッチングする際に、あらかじめシリコン酸化膜中に、ドライエッチングを促進するFを含有させることにより、アスペクト比の高いコンタクトホール9であってもシリコン酸化膜が残ってエッチストップ現象が発生することはない。

Claim (excerpt)：

基板上に形成された第1の絶縁膜をドライエッチングするに際し、あらかじめ前記第1の絶縁膜中に、前記ドライエッチングを促進する元素を含有させたことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/3065 ,  H01L 21/318 ,  H01L 21/3213 ,  H01L 21/768

FI (4)：

H01L 21/302 J ,  H01L 21/318 M ,  H01L 21/88 D ,  H01L 21/90 M