Pat

J-GLOBAL ID：200903059239722229

固体撮像素子

Inventor： 佐野 聡明 ,  尾崎 俊文
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993219531
Publication number (International publication number)：1995074336
Application date： Sep. 03, 1993
Publication date： Mar. 17, 1995
Summary：

【要約】【目的】垂直CCDのチャネルを囲むスメア抑圧のためのp型二重ウェルの高濃度化に伴う、出力回路のドライバトランジスタのドレインn+層とp型二重ウェルの接合面における電界を緩和し、接合耐圧の劣化を抑圧する。また、p型ウェルとp--ウェルを空乏化しドライバトランジスタの基板効果を抑圧することにより出力回路の利得を向上する。【構成】CCD型固体撮像素子の出力回路において、ドライバトランジスタのp-二重ウェル3の濃度を垂直CCDのチャネルを囲むスメア抑圧のためのp型二重ウェルの濃度よりも低くする。

Claim (excerpt)：

第一の第一導電型の半導体層内に、二次元的に配置された第一の第二導電型層よりなる光電変換素子層と、前記光電変換素子層間に配置された第二の第二導電型層よりなるチャネル層と前記チャネル層を囲む第二の第一導電型層と該チャネル層上の複数のゲート電極からなる電荷転送素子と、前記ゲート電極と前記ゲート電極の両側に形成された第三の第二導電型層よりなるドレイン及びソース領域を有する複数のMOSトランジスタからなる固体撮像素子において、前記MOSトランジスタの少なくとも一つが前記ドレイン、ソース領域の接合面の濃度が前記チャネル層を囲む第二の第一導電型層の前記チャネル層の接合面における濃度より低濃度であるような第三の第一導電型層内に設けられたことを特徴とする固体撮像素子。