Pat
J-GLOBAL ID：200903059278296911
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
中村 純之助 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997132361
Publication number (International publication number)：1998321848
Application date： May. 22, 1997
Publication date： Dec. 04, 1998
Summary：
【要約】【課題】ドレインにサージが印加された場合にゲートが破壊されない構造を形成し、かつ微細化を推進できるパワーMOSFETの製造方法を提供する。【解決手段】p型ベース領域の形成される半導体基体(n型ドレイン領域)202の表面の一部に凹部を形成し、その後p型ベース領域208をイオン注入および拡散によって形成することで、凹部下でp型ベース領域の底部に凸部209を形成し、p型ベース領域の凸部209とn型ドレイン領域202との接合でツェナダイオードを形成する製造方法。基板表面に凹部を形成することにより、イオン注入および熱拡散によって形成するp型ベース領域の底部を凸状に形成でき、横方向拡散が微細化を妨げる高濃度p型領域を形成せずに、サージからゲートを保護するツェナダイオードを形成できるので、保護機能を持たせながら微細化を実現できる。
Claim (excerpt)：
n型ドレイン領域となるn型半導体基体の第1主面表面に、p型べース領域を形成し、前記p型ベース領域表面にn型ソース領域およびp型ベースコンタクト領域を形成し、前記p型ベース領域上にゲート酸化膜を介してゲート電極を形成し、前記n型ソース領域と前記p型ベースコンタクト領域にソース電極を接続し、前記n型ドレイン領域にドレイン電極を接続する、半導体装置の製造方法において、前記p型ベース領域の形成される前記n型半導体基体の第1主面表面の一部に凹部を形成し、その後に前記p型ベース領域をイオン注入および拡散によって形成することにより、前記凹部下で前記p型ベース領域の底部に凸部を形成し、前記p型ベース領域の凸部と前記n型ドレイン領域との接合でツェナダイオードを形成する、ことを特徴とする半導体装置の製造方法。
IPC (2)：
FI (4)：
H01L 29/78 652 D
, H01L 29/78 653 C
, H01L 29/78 657 A
, H01L 29/78 658 A
