Pat

J-GLOBAL ID：200903059530415520

半導体装置

Inventor： 貫和 大
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992161532
Publication number (International publication number)：1994005773
Application date： Jun. 22, 1992
Publication date： Jan. 14, 1994
Summary：

【要約】【目的】 枠型プリント基板内に搭載した表面実装方式の樹脂封止型半導体装置に関し、実装面積を縮小し、且つ他の電子部品との一括実装を可能にすることを目的とする。【構成】 チップを収容固定する開孔2を有する枠型絶縁体よりなり、表面に複数個のインナーリード接続用端子3を有し、裏面にインナーリード接続用端子3に対応する複数個の実装用端子5を有し、外側面に対応するインナーリード接続端子3と実装用端子5とを導通させるサイドノッチ4を有する枠型プリント基板1と、インナーリード接続端子3との間が金属リボン6で接続されてチップを収容固定する開孔2内に保持された半導体チップ7と、半導体チップ7のリボン6が接続される主面上と、リボン6及びインナーリード接続端子3上を少なくとも覆う封止用樹脂10とを有するように構成する。

Claim (excerpt)：

チップを収容固定する開孔を有する枠型絶縁体よりなり、表面に複数個のインナーリード接続用端子を有し、且つ裏面に該インナーリード接続用端子に対応する複数個の実装用端子を有し、更に外側面に対応する該インナーリード接続端子と該実装用端子とを導通させるサイドノッチを有する枠型プリント基板と、該インナーリード接続端子との間が金属からなるリボン若しくはワイヤで接続されて該チップを収容固定する開孔内に保持された半導体チップと、該半導体チップの該リボン若しくはワイヤが接続される主面上と、該リボン若しくはワイヤ及び該インナーリード接続端子上を少なくとも覆う封止用樹脂とを有してなることを特徴とする半導体装置。

IPC (4)：

H01L 23/50 ,  H01L 21/56 ,  H01L 21/60 301 ,  H01L 21/60 311