Pat

J-GLOBAL ID：200903059552737180

アレイ基板及び液晶表示装置

Inventor： 中 村 弘 喜 ,  前 田 孝 志
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998076052
Publication number (International publication number)：1999272240
Application date： Mar. 24, 1998
Publication date： Oct. 08, 1999
Summary：

【要約】【課題】 駆動回路が集積化されたアレイ基板及び液晶表示装置において、外部に信号電圧を変換するレベル・シフターが必要になるという問題を解決しようとするものである。【解決手段】 トランジスタにゲート・スレッショルド電圧を印加する手段を接続することにより、入力信号の振幅とは無関係に出力信号の振幅をOV〜電源電圧とすることができ、正論理と負論理の出力が得られる、故に、駆動回路を内蔵した液晶表示装置のシフトレジスタ等の駆動回路の入力部に配置することで入力信号の振幅をTTLレベル程度まで低減できることから外部回路で高価な高速のアンプ回路が不要となる。

Claim (excerpt)：

第1の入力端子に第1のトランジスタのソースが接続され、第2の入力端子に第3のトランジスタのソースが接続され、第1のトランジスタのゲートと前記第2の入力端子との間に前記第1のトランジスタのゲート閾値電圧に等しい電圧を印加する第1の電圧印加手段が接続され、前記第3のトランジスタのゲートと前記第1の入力端子との間に前記第3のトランジスタのゲート閾値電圧に等しい電圧を印加する第2の電圧印加手段が接続され、第5のトランジスタのソースと第6のトランジスタのソースとが電源に接続され、前記第1のトランジスタのドレインと前記第5のトランジスタのドレインと前記第6のトランジスタのゲートとが第1の出力端子に接続され、前記第3のトランジスタのドレインと前記第6のトランジスタのドレインと前記第5のトランジスタのゲートとが第2の出力端子に接続されてなることを特徴とするレベル・シフター回路を備えたアレイ基板。

IPC (5)：

G09G 3/36 ,  G02F 1/133 505 ,  G02F 1/133 520 ,  G02F 1/133 550 ,  G05F 3/24

FI (5)：

G09G 3/36 ,  G02F 1/133 505 ,  G02F 1/133 520 ,  G02F 1/133 550 ,  G05F 3/24 Z