Pat
J-GLOBAL ID：200903059687123352
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992154903
Publication number (International publication number)：1993347411
Application date： Jun. 15, 1992
Publication date： Dec. 27, 1993
Summary：
【要約】【目的】 コンタクトホール内部側壁への金属配線層の被着性の向上を図り、半導体素子の信頼性の向上を図る。【構成】 第1層間絶縁膜21と第2層間絶縁膜24の間に設けられた耐酸化性膜23がコンタクトホール43a,43b,43c内において、これらのコンタクトホール43a,43b,43cの内壁面より後退している。これにより、コンタクトホール43a,43b,43c内に形成されるバリアメタル層25および配線層27が良好に各コンタクトホール43a,43b,43c内に被着される。
Claim (excerpt)：
半導体基板の主表面に形成された半導体素子と、この半導体素子を絶縁分離するための第1層間絶縁膜と、この第1層間絶縁膜の上面に形成された耐酸化性膜と、この耐酸化性膜の上面に形成された第2層間絶縁膜と、この層間絶縁膜の表面から前記半導体素子の所定箇所に通ずるコンタクトホールと、このコンタクトホールの内面に形成されたバリアメタル層と、前記コンタクトホールの前記バリアメタル層の内部に形成された配線層と、を備え、前記耐酸化性膜は前記コンタクトホール内において前記コンタクトホール内壁面より後退した半導体装置。
IPC (3)：
H01L 29/784
, H01L 21/90
, H01L 21/336
H01L 29/78 301 X
, H01L 29/78 301 L
