Pat

J-GLOBAL ID：200903059733864753

半導体集積回路装置の設計方法

Inventor： 東島 勝義 ,  大橋 政宏 ,  濱田 真納 ,  有田 満希 ,  杉澤 裕史
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999323602
Publication number (International publication number)：2001142923
Application date： Nov. 15, 1999
Publication date： May. 25, 2001
Summary：

【要約】【課題】 IPを利用した集積回路装置の設計において、既存の回路の修正や回路ブロック間への新たな回路の挿入を容易に行ないうる設計方法を提供する。【解決手段】 タイミング関係の調整や、GUI上での波形の変更に応じてI/F回路を自動的に生成し、回路ブロック間へのI/F回路の挿入や、回路ブロックへのI/F回路の付加を自動的に行ない、回路ブロック間の信号のやりとりが可能なシステムを迅速に構築する。また、異なる周波数で動作する複数のブロック間において、受信側の動作イネーブルを出力する回路を自動的に生成することで、周波数の違いを越えて回路ブロックの利用の拡大を実現する。さらに、所望の波形を簡単な編集によって自動的に生成したり、回路ブロック内の信号の組み合わせ回路によって所望の信号波形を生成したり、論理合成スクリプトを自動生成することにより、大規模なシステムの設計を効率的に行なう。

Claim (excerpt)：

データベースに登録された少なくとも2つの回路ブロックを用いた半導体集積回路装置の設計方法であって、第1の回路ブロックの入力信号又は出力信号間のタイミング関係と、第2の回路ブロックの入力信号又は出力信号間のタイミング関係とを互いに一致させるタイミングチャートの変更操作に応じ、タイミングチャートの変更内容を実現するためのインターフェース回路を生成するステップ(a)と、上記ステップ(a)で生成されたインターフェース回路を第1の回路ブロックと第2の回路ブロックとの間に自動的に挿入するステップ(b)とを含む半導体集積回路装置の設計方法。

IPC (2)：

G06F 17/50 ,  H01L 21/82

FI (6)：

G06F 15/60 654 M ,  G06F 15/60 654 K ,  G06F 15/60 656 D ,  G06F 15/60 656 R ,  G06F 15/60 672 R ,  H01L 21/82 C

F-Term (15)：

5B046AA08 ,  5B046BA03 ,  5B046GA01 ,  5B046KA06 ,  5F064BB40 ,  5F064DD02 ,  5F064DD07 ,  5F064DD13 ,  5F064DD25 ,  5F064EE47 ,  5F064HH03 ,  5F064HH08 ,  5F064HH12 ,  5F064HH14 ,  5F064HH20