Pat
J-GLOBAL ID:200903059769776370
基準回路及び出力電流の制御方法
Inventor:
Applicant, Patent owner:
Agent (1):
大島 陽一
Gazette classification:公開公報
Application number (International application number):1993026110
Publication number (International publication number):1994090120
Application date: Jan. 20, 1993
Publication date: Mar. 29, 1994
Summary:
【要約】【目的】 高い電源電圧及びまたは低い温度の状態で、メモリ回路の速度の高まる傾向を防止する基準回路を提供する。【構成】 第1の電流が流れる第1電流パスと、出力電流が流れる第2電流パスとを備え、該第1の電流の大きさが、該出力電流の大きさに関連する、出力電流供給手段と、温度が上昇したとき、前記第1の電流の前記大きさを増加する手段と、電源電圧が増加したとき、前記第1の電流の前記大きさを減少する手段とを有する。
Claim (excerpt):
第1の電流が流れる第1電流パスと、出力電流が流れる第2電流パスとを備え、該第1の電流の大きさが、該出力電流の大きさに関連する、出力電流供給手段と、温度が上昇したとき、前記第1の電流の前記大きさを増加する手段と、電源電圧が増加したとき、前記第1の電流の前記大きさを減少する手段とを有することを特徴とする基準回路。
IPC (3):
H03F 1/30
, G11C 11/407
, G11C 16/06
FI (2):
G11C 11/34 354 F
, G11C 17/00 309 B
Patent cited by the Patent:
Return to Previous Page