Pat

J-GLOBAL ID：200903059809170055

半導体装置

Inventor： 新宮 善臓
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991174972
Publication number (International publication number)：1993021474
Application date： Jul. 16, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】FETの絶縁破壊耐圧を向上させる。【構成】GaAs等の半導体基板1表面上に、ソース電極2,ドレイン電極3及びゲート電極4を有する能動層5を形成し、裏面電極7とソース電極2とがバイヤホール8を介して接続されている時、バイヤホールの側面に絶縁膜6′、裏面電極7と半導体基板1の界面に絶縁膜6をそれぞれ形成する。【効果】バイヤホール側面に形成された絶縁膜6′は、バイヤホール中の導電体とゲート電極との間の絶縁破壊を防止する。また、裏面電極と半導体基板界面に形成された絶縁膜6は、ゲート電極と裏面電極間、ドレイン電極と裏面電極間の絶縁破壊を防止する。

Claim (excerpt)：

半導体基板の表面に第1の導電体を有し、前記半導体基板の裏面に第2の導電体を有し、前記半導体基板中に前記第1の導電体と前記第2の導電体を接続するバイヤホールを有し、前記バイヤーホールは第3の導電体で充填され、前記バイヤホール内の第3の導電体と前記半導体基板との間に絶縁膜を有することを特徴とする半導体装置。

IPC (3)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/90