半導体メモリ装置

Inventor： ,
Applicant, Patent owner：
Agent (1)：佐々木聖孝
Gazette classification：公開公報
Application number (International application number)：1998257594
Publication number (International publication number)：2000076885
Application date： Aug. 27, 1998
Publication date： Mar. 14, 2000
Summary：

【要約】[課題] 半導体メモリ装置において冗長機構の救済効率を向上させ、メモリチップの歩留りを向上させる。[解決手段] 相隣合う2つのブロックMBi ,MBi+1 において、冗長カラム部RC,RCはブロック内側端部にそれぞれ設けられ、通常カラム部OC,OCは冗長カラム部RC,RCの外側にそれぞれ設けられる。両ブロックMBi ,MBi+1 の間では、各センスアンプ列に沿って配線されているローカル・データ入出力線[LIO,LIO- ]同士が、トランジスタスイッチ[10,10]を介して相互接続されている。ブロックMBi ,MBi+1 の各々では、ローカル・データ入出力線[LIO,LIO- ]が冗長カラム部RCと通常カラム部OCとの間でトランジスタスイッチ[12,12]、[14,14]を介して2つに分割されている。トランジスタスイッチ[12,12]、[10,10]、[14,14]は、LIO選択信号LS0 ,LS1 ,LS2 によりそれぞれオン・オフ制御される。

Claim (excerpt)：

メモリアレイを複数のメモリブロックに分割し、入力されたカラムアドレス信号にしたがって各々の前記メモリブロック毎にいずれか1つのカラムに対応するセンスアンプを選択し、選択された前記センスアンプと前記メモリブロック毎に設けられているデータ線とを介してデータの読み出しまたは書き込みを行う半導体メモリ装置において、相隣接する2つの前記メモリブロック内でそれぞれ冗長カラムをブロック内側端部に1個または複数個並べて配置するとともに通常カラムを前記冗長カラムの外側に複数個並べて配置し、前記2つのメモリブロックの間でそれぞれの前記データ線同士を第1のスイッチを介して相互接続し、各々の前記メモリブロック内で前記冗長カラムと前記通常カラムとの間で前記データ線を第2のスイッチを介して2つに分割し、前記カラムアドレス信号に応動して前記第1および第2のスイッチの各々をオン状態もしくはオフ状態に制御するスイッチ制御手段を有する半導体メモリ装置。

F-Term (5)：

5L106AA01 , 5L106AA02 , 5L106CC04 , 5L106CC17 , 5L106GG01

Patent cited by the Patent：

Cited by examiner (7)

半導体記憶装置
Gazette classification：公開公報 Application number：特願平3-232294 Applicant：日本電気アイシーマイコンシステム株式会社
特開平3-078187
特公平6-066394

Show all

Return to Previous Page