Pat
J-GLOBAL ID：200903060078152220
電子デバイスの製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
須山 佐一
Gazette classification：公開公報
Application number (International application number)：1995072953
Publication number (International publication number)：1996273962
Application date： Mar. 30, 1995
Publication date： Oct. 18, 1996
Summary：
【要約】【目的】 機能材料層の平坦化やコンタクト部の形成を、機能材料層の凹凸形状等に依存することなく、適正な膜厚の有機絶縁材料層で実現すると共に、デバイスの信頼性や歩留り等の低下を招くことがなく、さらには清浄な絶縁材料層表面が安定して得られる電子デバイスの製造方法を提供する。【構成】 コイル導体層2のような機能材料層の各凸部2a上に、 SiO2 膜4またはSi膜を選択的に形成する。次いで、ポリイミド樹脂等の有機絶縁材料を塗布し、各凸部2a間にポリイミド樹脂層6を選択的に堆積、形成することによって、コイル導体層2を平坦化する。また、コンタクト部を形成する場合には、コイル導体層のような機能材料層の端子部上に選択的に SiO2 膜またはSi膜を形成した後に、ポリイミド樹脂等の有機絶縁材料を塗布する。
Claim (excerpt)：
複数の凸部を有する機能材料層と、前記機能材料層の凸部間に埋め込み形成され、前記機能材料層を平坦化する有機絶縁材料層とを具備する電子デバイスを製造するにあたり、前記機能材料層の凸部上に選択的に SiO2 膜またはSi膜を形成した後、前記有機絶縁材料を塗布して、前記機能材料層の凸部間に前記有機絶縁材料を選択的に堆積させることを特徴とする電子デバイスの製造方法。
IPC (2)：
FI (2)：
H01F 41/04 C
, H01F 17/00 A
