Pat
J-GLOBAL ID：200903060088905138
CMOSトランジスタ回路を使用する基準電圧発生回路
Inventor：
Applicant, Patent owner：
Agent (1)：
高月 猛
Gazette classification：公開公報
Application number (International application number)：1993128657
Publication number (International publication number)：1994224648
Application date： May. 31, 1993
Publication date： Aug. 12, 1994
Summary：
【要約】【目的】 温度及び電源電圧の変動に対してより安定した基準電圧を発生する基準電圧発生回路を提供する。【構成】 電源電圧Vcc端と基準電圧Vref端101に接続される抵抗100と、基準電圧Vref端101と接続点104に接続される抵抗102と、接続点104と接地電圧Vss端にチャネルが接続され電源電圧Vcc端にゲートが接続されるNMOSトランジスタ106からなる正温度補償手段と、基準電圧Vref端101と接地電圧Vss端にチャネルが接続され接続点104にゲートが接続されるPMOSトランジスタ108からなる負温度補償手段と、接続点104とNMOSトランジスタ106のドレインにチャネルが接続され基準電圧Vref端101にゲートが接続されるNMOSトランジスタ110からなる帰還入力手段を備えて基準電圧Vrefを安定させる。
Claim (excerpt)：
外部電源電圧を入力としてその電圧より低い基準電圧を発生する基準電圧発生回路において、外部電源電圧を受ける電源電圧端と、接地電圧端と、基準電圧を出力する基準電圧端と、電源電圧端と基準電圧端との間に接続され電流を供給するための第1抵抗と、基準電圧端と接続点との間に接続される第2抵抗と、前記接続点と接地電圧端との間にチャネルが接続され、電源電圧端又は基準電圧端にゲートが接続される第1導電形チャネルの第1MOSトランジスタと、基準電圧端と接地電圧端との間にチャネルが接続され、前記接続点にゲートが接続される第2導電形チャネルの第2MOSトランジスタとを備えてなることを特徴とする基準電圧発生回路。
IPC (6)：
H03F 1/30
, G05F 3/24
, G11C 11/413
, G11C 11/407
, H03G 3/02
, H03K 19/00
G11C 11/34 335 A
, G11C 11/34 354 F
