Pat

J-GLOBAL ID：200903060135486629

電界放出カソードおよびこれに基くデバイス

Inventor： ギヴァルギゾフ,エフゲニー・インヴィエヴィチ ,  ジルノフ,ヴィクトル・ウラジミロヴィチ ,  ステパノヴァ,アラ・ニコラエフナ ,  オボレンスカヤ,リジヤ・ニコラエフナ
Applicant, Patent owner： ギヴァルギゾフ,エフゲニー・インヴィエヴィチ ,  ジルノフ,ヴィクトル・ウラジミロヴィチ ,  ステパノヴァ,アラ・ニコラエフナ ,  オボレンスカヤ,リジヤ・ニコラエフナ
Agent (1)： 湯浅 恭三 (外6名)
Gazette classification：公表公報
Application number (International application number)：1996505684
Publication number (International publication number)：1997503339
Application date： Jul. 18, 1995
Publication date： Mar. 31, 1997
Summary：

【要約】マトリックス電界放出カソード5が、直列に接続されたバラスト抵抗として働くエピタキシャルに成長させられた尖端を持つシリコン・エミッタ1が載置された単結晶シリコン基板7を含む。堤案されたカソードの有利な実施例において、10nmを越えないエミッタ・チップにおける曲率半径rに対して、半径rに対するエミッタの高さhの比は1000より小さくなく、エミッタのベースにおける直径Dに対する高さhの比は1より小さくない。エミッタ・チップにおける角度αは30°を越えない。エミッタ材料の抵抗率は、各エミッタの抵抗がカソードと反対側の電極との間の抵抗と対比し得ることを保証するように選択される。堤案されたカソードは、リン光材料10と、カソード5に対する突起がカソード上の導体経路6と直角をなす導体層9とのストライプ11の形態におけるアノード3をも有し、アノード自体が制御電極として働く情報を表示する電子装置において使用される。

Claim (excerpt)：

単結晶シリコン基板(7)と、シリコン・チップ・エミッタ(1)の・アレイと、一連のバラスト抵抗とを備え、シリコン・エミッタ(1)が、単結晶シリコン基板(7)上にエピタキシャルに成長させられたシリコン針電極から作られ、安定抵抗の機能が前記エミッタにより実現されるマトリックス電界放出カソード(5)。

IPC (2)：

H01J 1/30 ,  H01J 31/12

FI (2)：

H01J 1/30 B ,  H01J 31/12 C