Pat

J-GLOBAL ID：200903060139613226

半導体位置検出素子演算回路

Inventor： 與島 政幸
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991265772
Publication number (International publication number)：1993107027
Application date： Oct. 15, 1991
Publication date： Apr. 27, 1993
Summary：

【要約】【目的】入射光量にばらつきのある測定物に対して光量に影響されずに正確に半導体位置検出素子の受光位置を求める。【構成】一対のI-V変換回路と、PSDの出力を電圧に変換する一対のI-V変換回路の出力を加算回路で加算し、基準電圧から加算回路の出力を減算し積分した値をゲインでI-V変換回路の2つの出力を一対のAGC回路による増幅し、AGC回路6の2つの出力A,Bを(A-B)/(A+B)で正規化する。【効果】半導体位置検出素子への入射光量のばらつきにかかわらず正規化回路への入力電圧をほぼ一定レベルにコントロールでき正確に受光位置を求めることができる。

Claim (excerpt)：

1次元半導体位置検出素子の2つの出力電流それぞれを電圧に変換する一対のI-V変換回路と、前記一対のI-V変換回路の出力を加算する加算回路と、基準電圧から前記加算回路の出力を減産し積分する積分回路と、前記一対のI-V変換回路の2つの出力を前記積分回路の出力に比例してゲイン調整する一対のAGC回路と、前記一対のAGC回路の2つの出力A,Bを(A-B)/(A+B)で正規化する正規化回路とを含むことを特徴とする半導体位置検出素子演算回路。

IPC (4)：

G01B 11/00 ,  G01C 3/06 ,  H01L 31/16 ,  G02B 7/32