Pat

J-GLOBAL ID：200903060249736439

半導体装置及びその製造方法

Inventor： 三道 和宏 ,  長田 芳幸 ,  中山 潤
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 福森 久夫
Gazette classification：公開公報
Application number (International application number)：1992248390
Publication number (International publication number)：1994095155
Application date： Sep. 17, 1992
Publication date： Apr. 08, 1994
Summary：

【要約】【目的】 少ない工程数で配線交差部の平坦化を実現し、交差部での配線の断線やショートを減少させるとともに、液晶表示装置に適用したときに配向乱れを起こさないアクティブマトリックス基板を実現することである。【構成】 半導体層を絶縁基板中に埋め込ませて、そのうちの一部はトランジスタ形成領域101として使用し、他の一部を配線交差部102のジャンパー線として使用する。配線交差部102のジャンパー線が基板207中に埋め込まれているため、その上を通る配線103、104は、段差を越える必要がなく、平坦な形状に形成できるため、断線やショートが起こりにくくなり、また、最終形状においてもより平坦な液晶表示装置等のためのアクティブマトリックス基板を実現できる。また、ジャンパー線は、トランジスタの能動領域として使用する半導体層と同時に形成するために、工程数の増加も避けることができる。

Claim (excerpt)：

ソース、ドレイン及びゲートを有する薄膜トランジスタが絶縁基板上にマトリックス状に配置されてなる半導体装置において、該薄膜トランジスタのソースにつながれる第1の信号配線と該薄膜トランジスタのゲートにつながれる第2の信号配線の交差部に拡散層が使用され、該拡散層と該薄膜トランジスタが形成される半導体層が該絶縁基板中に埋め込まれたことを特徴とする半導体装置。

IPC (2)：

G02F 1/136 500 ,  H01L 29/784