Pat

J-GLOBAL ID：200903060259313277

パルス検出回路

Inventor： 尾添 和彦
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 宮園 純一
Gazette classification：公開公報
Application number (International application number)：1993122042
Publication number (International publication number)：1994308223
Application date： Apr. 26, 1993
Publication date： Nov. 04, 1994
Summary：

【要約】【目的】 受信レーダ波からパルス列を検出するパルス検出回路において、複数のパルス列が同時に入力された場合に、入力を制御して正しい周波数、パルス幅、振幅値を検出する。【構成】 入力端1に複数のパルス列が入力した場合、BRF6が分析回路7からの指示による特定周波数範囲内のパルス列の通過を禁止し、IFM受信回路2が上記BRF6を通過したパルス列の周波数を検出すると同時に、電波諸元検出回路3が上記BRF6を通過したパルス列のパルス到来時刻,パルス幅,振幅値などの電波諸元を検出し、パルス列メモリ回路4が電波諸元検出回路3で検出された電波諸元をIFM受信回路2で検出された周波数に対応づけて正しく書き換えて一定時間蓄積しつつ出力端5より出力する。

Claim (excerpt)：

入力端に入力したパルス列から特定周波数範囲内のパルス列の入力を禁止するバンドリジェクションフィルタと、このバンドリジェクションフィルタを通過したパルス列の周波数を検出するIFM受信回路と、上記バンドリジェクションフィルタを通過したパルス列のパルス到来時刻,パルス幅,振幅値などの電波諸元を検出する電波諸元検出回路と、この電波諸元検出回路で検出された電波諸元を上記IFM受信回路で検出された周波数に対応づけて蓄積しつつ出力端に出力するパルス列メモリ回路と、このパルス列メモリ回路に蓄積した周波数から入力を禁止する特定周波数を分析して上記バンドリジェクションフィルタに出力する分析回路とを備えたことを特徴とするパルス検出回路。

IPC (6)：

G01S 7/292 ,  G01R 23/02 ,  G01R 29/02 ,  G01R 29/08 ,  H03K 5/19 ,  G01S 7/38