Pat
J-GLOBAL ID：200903060306170862
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
土屋 勝
Gazette classification：公開公報
Application number (International application number)：1993287500
Publication number (International publication number)：1995122627
Application date： Oct. 22, 1993
Publication date： May. 12, 1995
Summary：
【要約】【目的】 素子活性領域間のパンチスルー等が生じにくく、素子分離用のトレンチの角部におけるゲート絶縁膜の劣化等も抑制することができて、信頼性の高い半導体装置を簡易に製造する。【構成】 Si基板11にトレンチ25を形成し、トレンチ25の内面にSiO2 膜26を形成し、LPD法によってSiO2 膜24、26上にのみSiO2 膜27を選択的に堆積させる。このため、SiO2 膜24、26、27の断面がT字状である素子分離領域を形成することができ、また素子分離領域の幅に依存することなくSiO2 膜27を均一な膜厚で形成することができる。
Claim (excerpt)：
半導体基板のうちで素子分離領域にすべき領域上に開口を有する酸化防止膜を前記半導体基板上に形成する工程と、第1の酸化膜から成る側壁を前記開口の内側面に形成する工程と、前記酸化防止膜と前記第1の酸化膜とをマスクにして、前記開口内の前記半導体基板にトレンチを形成する工程と、前記酸化防止膜をマスクにした酸化によって、前記トレンチの内面に第2の酸化膜を形成する工程と、前記第1及び第2の酸化膜上に第3の酸化膜を選択的に形成する工程とを有することを特徴とする半導体装置の製造方法。
Patent cited by the Patent：
Return to Previous Page
