Pat
J-GLOBAL ID：200903060321981451
電力用半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998110729
Publication number (International publication number)：1999307785
Application date： Apr. 21, 1998
Publication date： Nov. 05, 1999
Summary：
【要約】【課題】 チップサイズを増加させずに耐圧を高める、あるいは耐圧を減少させずにチップサイズを小さくすること。【解決手段】 主要な表面を有するn- 型半導体層1 と、このn- 型半導体層1に形成され、このn- 型半導体層1 との間のpn接合を主要な表面に終結させたp+ 型アノード層2と、pn接合とn- 型半導体層1 の終端との間の主要な表面に形成された溝6と、この溝6内に形成された絶縁膜7と、溝6内に形成され、絶縁膜7を介してn- 型半導体層1 と絶縁されたゲート電極8を具備することを特徴としている。
Claim (excerpt)：
主要な表面を有する第1導電型の半導体基板と、前記第1導電型の半導体基板内に形成され、この半導体基板との間の主接合を前記主要な表面に終結させた第2導電型の半導体領域と、前記主接合と前記半導体基板の終端との間の前記主要な表面に形成された溝と、前記溝内に形成された絶縁物と、前記溝内に形成され、前記絶縁物を介して前記半導体基板と絶縁された電極体とを具備することを特徴とする電力用半導体装置。
IPC (2)：
FI (3)：
H01L 29/91 D
, H01L 29/78 655 F
, H01L 29/78 657 D
