Pat
J-GLOBAL ID：200903060406960968

半導体装置およびその製造方法

Inventor：
渡部 平司

About 渡部 平司


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 金田 暢之 (外2名)
Gazette classification：公開公報
Application number (International application number)：2002112182
Publication number (International publication number)：2003309188
Application date： Apr. 15, 2002
Publication date： Oct. 31, 2003
Summary：
【要約】【課題】 膜厚の異なるゲート絶縁膜を有するトランジスタ複数種類を含む半導体装置において、ウエハー汚染を抑制でき、膜厚制御性や均一性に優れた半導体装置の構造、ならびにその簡便な製造方法を提供する。【解決手段】 同一のシリコン基板101上に、少なくとも第一の高誘電率絶縁材料からなる第一の絶縁膜104と第二の高誘電率絶縁材料からなる第二の絶縁膜103との積層構造を含む絶縁膜層を形成し、エッチング・マスク107を用いて、一部の領域105上において、上層の第二の絶縁膜103を選択的にエッチング除去するマルチオキサイド・プロセスにより、高誘電率絶縁材料を利用してリーク電流の低減を図りつつ、電気的膜厚の異なるゲート絶縁膜を有するトランジスタ複数種類を作製する。
Claim (excerpt)：
複数種類のトランジスタを含んでなる半導体装置であって、前記複数種類のトランジスタに含まれる、少なくとも二種のトランジスタは、同一のシリコン基板上に形成されている、電気的膜厚が互いに異なるゲート絶縁膜を有するトランジスタであり、前記少なくとも二種のトランジスタとして、少なくとも第一の高誘電率絶縁材料からなる第一の絶縁膜を、その一部に含んでなる第一のゲート絶縁膜を有する第一のトランジスタと、少なくとも前記第一の高誘電率絶縁材料からなる第一の絶縁膜と、第二の高誘電率絶縁材料からなる第二の絶縁膜との積層構造を、その一部に含んでなる第二のゲート絶縁膜を有する第二のトランジスタとを含むことを特徴とする半導体装置。
IPC (2)：
H01L 21/8234 ,  H01L 27/088
F-Term (13)：
5F048AA07 ,  5F048AA09 ,  5F048AC01 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB13 ,  5F048BB16 ,  5F048BB17 ,  5F048BG12 ,  5F048DA21
Patent cited by the Patent：
Cited by examiner (6)
Show all
Article cited by the Patent：
Cited by examiner (1)
  • PHYSICAL CHARACTERIZATION OF HIGH-K GATE DIELECTRIC FILM SYSTEMS PROCESSED BY RTA AND SPIKE ANNEAL

Return to Previous Page

TOP

BOTTOM