半導体集積回路、半導体集積回路の設計方法および製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：三好秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996345720
Publication number (International publication number)：1998189600
Application date： Dec. 25, 1996
Publication date： Jul. 21, 1998
Summary：

【要約】【課題】基本セル部の再設計を不要とし、ソース・ドレイン領域の面積の増大を伴うことなく、集積密度を増大し、かつ迅速なパターン設計が可能なASIC-ICを提供する。【解決手段】基本セルのソース・ドレイン領域12の上部の第1の層間絶縁膜13中の中継コンタクト5と、中継コンタクト5を介してソースドレイン領域12と電気的に接続される中継配線4と、中継配線の上部のコンタクトホール3と、コンタクトホール3を介して中継配線4と接続される金属配線層の第1の配線層とを少なくとも具備するゲートアレイを有する半導体集積回路である。

Claim (excerpt)：

所定の基本セルの上部に金属配線層を形成したASIC-ICであって、該基本セルを構成するソース・ドレイン領域の上部で、該ソースドレイン領域に直接接する第1のコンタクトホールのピッチ(以下「ピッチ1」という。)と、該金属配線層を構成する第1の配線層の下部で、該第1の配線層に直接接する第2のコンタクトホールのピッチ(以下「ピッチ2」という。)とが異なることを特徴とする半導体集積回路。

IPC (3)：

H01L 21/3205 , H01L 21/8234 , H01L 27/088

FI (2)：

H01L 21/88 Z , H01L 27/08 102 D

Patent cited by the Patent：

Cited by examiner (3)

半導体集積回路装置及びその製造方法
Gazette classification：公開公報 Application number：特願平7-289516 Applicant：富士通株式会社
特開平4-355952
特開昭58-058746

Return to Previous Page