Pat

J-GLOBAL ID：200903060455493534

レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体

Inventor： 小野 祐作 ,  森泉 幸一
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998182793
Publication number (International publication number)：2000020564
Application date： Jun. 29, 1998
Publication date： Jan. 21, 2000
Summary：

【要約】【課題】 本発明は回路のレイアウトパターンデータを補正する装置に関し、パターンが微細化し、回路が高集積化されている状況下で高精度な補正を実現することのできる高精度な補正パターンを生成することを目的とする。【解決手段】 回路のレイアウトパターンから補正対象辺を抽出する(補正対象辺抽出部42)。補正対象辺の中心を中心とする密度計算領域を設定する(密度計算領域設定部44)。密度計算領域における設計パターンの面積密度を計算する(面積密度計算部46)。面積密度に基づいて、補正対象辺に重ねるべき補正パターンのサイズを計算する(補正パターンサイズ計算部48)。その計算値に従って補正パターンを生成し(補正パターン生成部50)、その補正パターンを設計レイアウトパターンとを加算して補正済レイアウトパターンを生成する(図形演算部52)。

Claim (excerpt)：

回路のレイアウトパターンから、補正が必要な補正対象辺を抽出する補正対象辺抽出手段と、前記補正対象辺上の所定点を中心とする密度計算領域を設定する密度計算領域設定手段と、前記密度計算領域内部におけるレイアウトパターンの面積密度を計算する面積密度計算手段と、前記面積密度に基づいて前記補正対象辺の上に生成すべき補正パターンのサイズを計算する補正パターンサイズ計算手段と、前記補正パターンサイズ計算手段の計算値に従って補正パターンを生成する補正パターン生成手段と、を備えることを特徴とするレイアウトパターンデータ補正装置。

IPC (3)：

G06F 17/50 ,  G03F 1/08 ,  H01L 21/82

FI (3)：

G06F 15/60 658 R ,  G03F 1/08 A ,  H01L 21/82 T

F-Term (11)：

2H095BB01 ,  5B046AA08 ,  5B046BA06 ,  5B046CA00 ,  5B046FA00 ,  5B046JA02 ,  5F064DD03 ,  5F064FF52 ,  5F064HH10 ,  5F064HH12 ,  5F064HH15