Pat

J-GLOBAL ID：200903060551720150

キャパシタの製造方法

Inventor： 山内 智 ,  田村 浩之
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 柿本 恭成
Gazette classification：公開公報
Application number (International application number)：1993091618
Publication number (International publication number)：1994302782
Application date： Apr. 19, 1993
Publication date： Oct. 28, 1994
Summary：

【要約】【目的】 DRAMキャパシタの電荷蓄積量を向上する。【構成】 下部電極としてのPt層17の下側でかつ単結晶Si層14の上側に酸化膜としてのMgO層15を設ける。

Claim (excerpt)：

Si基板上にエピタキシャル層をELOを用いて形成した後に、該エピタキシャル層に導電性を付与し、エピタキシャル成長によって前記エピタキシャル層上にMgO層を選択的に形成し、前記エピタキシャル層及びMgO層と接するように導電体層を形成し、前記MgO層及び導電体層の上側に下部電極を形成し、前記導電体層上に強誘電体層を形成し、前記強誘電体層上に上部電極を形成することを特徴とするキャパシタの製造方法。

IPC (2)：

H01L 27/108 ,  H01L 27/04