Pat

J-GLOBAL ID：200903060559208130

パラレルインタフェース回路

Inventor： 生川 寿樹 ,  下村 晴幸
Applicant, Patent owner： ブラザー工業株式会社
Agent (1)： 足立 勉
Gazette classification：公開公報
Application number (International application number)：1993196486
Publication number (International publication number)：1995049833
Application date： Aug. 06, 1993
Publication date： Feb. 21, 1995
Summary：

【要約】【目的】 受信速度を高速化することのできるパラレルインタフェース回路を提供すること。【構成】 4バイトバッファ13には4バイトまで格納することができ、4バイト目のデータを受け取った時点で割込み発生回路31からCPU50への割込みがかけられる。従って、CPU50が4バイトのデータを取り込むのに割込みが1度で良いため、結果としてデータを取り込む回数が減り、データ処理速度が向上する。

Claim (excerpt)：

情報処理装置に設けられ、該情報処理装置内部のCPUと外部のホストコンピュータとのデータ通信を行うためのパラレルインタフェース回路であって、上記ホストコンピュータからのストローブ信号に対応してデータを受信したことを示すハンドシェーク信号を生成するハンドシェーク信号生成回路と、上記ホストコンピュータから受け取ったデータを2バイト以上格納可能なデータ格納手段と、該データ格納手段に格納されるデータが、その格納限界量を満たした際、上記内部CPUへの割込み要求信号を発生させる割込み発生回路と、を備えたことを特徴とするパラレルインタフェース回路。

IPC (3)：

G06F 13/38 320 ,  G06F 13/24 310 ,  G06F 3/12

Patent cited by the Patent：

Cited by examiner (2)

• データ転送方法
  Gazette classification：公開公報   Application number：特願平3-190371   Applicant：キヤノン株式会社
• 特開昭63-032647