Pat

J-GLOBAL ID：200903060574816350

半導体装置及びその製造方法

Inventor： 三森 修
Applicant, Patent owner： 関西日本電気株式会社
Agent (1)： 江原 省吾
Gazette classification：公開公報
Application number (International application number)：1992098394
Publication number (International publication number)：1993299658
Application date： Apr. 20, 1992
Publication date： Nov. 12, 1993
Summary：

【要約】【目的】 ゲート短絡や耐量不良を防止すると共に、導通抵抗を小さくした縦型半導体装置及びその製造方法を提供する。【構成】 半導体装置として、ドレイン領域Dとなる一導電型半導体基板2内に形成した複数の他導電型ベース領域Bと、各ベース領域B内に形成した複数の高濃度一導電型ソース領域Sと、ドレイン領域Dに形成した高濃度一導電型低抵抗層7と、ベース領域B内のチャンネル部C幅に対応する領域にのみゲート酸化膜3を介して形成したゲート電極Ga、Gbとを具備する。又、製造方法として、半導体基板2上にゲート酸化膜3とゲート電極を被着・形成して窓開けして凹部8を設け、凹部から不純物を拡散してベース領域Bを形成し、ドレイン領域D上のゲート電極を窓開けして残ったゲート電極Ga、Gbをマスクとしてソース領域Sと低抵抗層7とを同時形成する。

Claim (excerpt)：

ドレイン領域となる一導電型半導体基板内に所定の配列ピッチと形状で他導電型不純物を選択拡散して形成した複数のベース領域と、上記各ベース領域内に高濃度一導電型不純物を選択拡散して形成した複数のソース領域と、ドレイン領域に基板表面から高濃度一導電型不純物を選択拡散して形成した低抵抗層と、上記ベース領域内の基板表面近傍に形成されるソース・ドレイン導通用チャンネル部幅に対応する領域にゲート酸化膜を介して形成されると共に、チャンネル部外の所定領域のみで接続したゲート電極と、ゲート電極及びソース領域の電極引き出し領域を除いて基板表面に被着・形成した層間絶縁膜とを具備したことを特徴とする縦型半導体装置。

FI (2)：

H01L 29/78 321 G ,  H01L 29/78 321 W