Pat

J-GLOBAL ID：200903060620823595

半導体記憶装置

Inventor： 黒田 謙一
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 徳若 光政
Gazette classification：公開公報
Application number (International application number)：1994051273
Publication number (International publication number)：1995235648
Application date： Feb. 24, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】 (修正有)【目的】 実質的な高集積化を図りつつ、非選択の強誘電体キャパシタに対するストレスを軽減させた半導体記憶装置を提供する。【構成】 複数からなる副ブロック記憶回路の第2のアドレス選択線PL1等にはそれぞれ共通のアドレスを割り当てて共通化されたアドレス選択回路を設け、第1のアドレス選択線WB11等が選択状態にされて第1のスイッチ素子がオン状態にされたときには複数からなる第2のアドレス選択線の中の1つを選択状態にして強誘電体キャパシタに分極が生じるような電圧を与え、残りの第2のアドレス選択線に強誘電体キャパシタに加わる電圧が選択された強誘電体キャパシタに加わる電圧のほぼ半分になるような非選択電位にし、第1のアドレス選択線が非選択状態にされて第1のスイッチ素子がオフ状態にされたときには複数からなる第2のアドレス選択線には強誘電体キャパシタに加わる電圧がほぼ零になるような非選択電位を与える。

Claim (excerpt)：

第1のアドレス選択線に制御端子が接続された第1のスイッチ素子、かかる第1のスイッチ素子の一端側に共通に一方の電極が接続され、上記一方の電極に対して直交するように半導体基板上に平面的に並んで配列されてなる他方の電極を第2のアドレス選択線として、上記両電極の交点に強誘電体キャパシタが形成されてなる複数からなる副ブロック記憶回路を備え、上記複数からなる副ブロック記憶回路における第1のアドレス選択線にはそれぞれ異なるアドレスを割り当てるとともに、上記複数からなる副ブロック記憶回路の第2のアドレス選択線にはそれぞれ共通のアドレスを割り当てて、対応するアドレスが割り当てられた第2のアドレス選択線に対して共通化されたアドレス選択回路を設け、第1のアドレス選択線が選択状態にされて第1のスイッチ素子がオン状態にされたときには複数からなる第2のアドレス選択線の中の1つを選択状態にして強誘電体キャパシタに分極が生じるような電圧を与え、残りの第2のアドレス選択線に強誘電体キャパシタに加わる電圧が選択された強誘電体キャパシタに加わる電圧のほぼ半分になるような非選択電位にし、第1のアドレス選択線が非選択状態にされて第1のスイッチ素子がオフ状態にされたときには複数からなる第2のアドレス選択線には強誘電体キャパシタに加わる電圧がほぼ零になるような非選択電位を与えることを特徴とする半導体記憶装置。

IPC (5)：

H01L 27/10 451 ,  G11C 14/00 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2)：

G11C 11/34 352 A ,  H01L 29/78 371