Pat

J-GLOBAL ID：200903060624601694

データ処理装置

Inventor： 泰間 健司 ,  大橋 秀紀
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1992013135
Publication number (International publication number)：1993204687
Application date： Jan. 28, 1992
Publication date： Aug. 13, 1993
Summary：

【要約】【目的】 電源投入時もしくはリセット時にシステム内の全てのプロセッサ及びそれらを結合する通信路について自己診断を行い、もし異常が検出されればその異常箇所を回避しながらシステム全体として正常に稼働するデータ処理装置を提供する。【構成】 電源投入時もしくはリセット時に、隣接プロセッサに対してデ-タ送出機構(5)を通して異常検出用デ-タを送出し、あらかじめ定められた時間内に隣接プロセッサのエコーバック機構(6)によりそのデ-タが正しくエコ-バックされるかどうかを時間計測機構(8)を用いて判定することで、隣接プロセッサあるいは隣接プロセッサとの通信路の異常の有無の検出及び異常箇所の特定を行う。

Claim (excerpt)：

複数のプロセッサが夫々通信経路を介して結合されたマルチプロセッサシステムにおいて、異常検出用データを備えた記憶手段と、電源投入時あるいはリセット時に上記記憶手段から上記異常検出用データを読みだし、隣接するプロセッサに送り出す異常検出用データ投入手段と、隣接プロセッサから送り込まれた隣接プロセッサの異常検出用データを隣接プロセッサに折り返し送り出すエコーバック手段と、上記異常検出用デ-タが隣接プロセッサに送り出されてから、隣接プロセッサのエコーバック手段により上記異常検出用デ-タが送り返されるまでの時間を計測する時間計測手段と、上記時間計測手段にあらかじめ定められた時間内に、隣接プロセッサから上記異常検出用デ-タが正しく送り返されるかどうかを判定し、隣接プロセッサの異常の有無、あるいは隣接プロセッサとの通信路の異常の有無を検出する異常検出手段とを備えることを特徴とするデータ処理装置。

IPC (3)：

G06F 11/16 310 ,  G06F 15/16 450 ,  G06F 15/16 460