Pat
J-GLOBAL ID:200903060654442388

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 中村 純之助 (外1名)
Gazette classification:公開公報
Application number (International application number):1998056543
Publication number (International publication number):1999261058
Application date: Mar. 09, 1998
Publication date: Sep. 24, 1999
Summary:
【要約】【課題】ゲート酸化膜の形成時の酸素増速拡散効果によってソース領域の拡散長が大きくなる問題やマスクずれによる不都合を解決し、更なる微細化に対応する安定した半導体装置の製造方法を提供する。【解決手段】単結晶シリコン基体に設けた溝内に不純物をドーピングした多結晶シリコンを充填した構造において、700〜900°C程度の低温酸化を行なうことで、単結晶シリコンの主面に薄い第1の酸化膜を、多結晶シリコンの表面に厚い第2の酸化膜を形成し、厚い第2の酸化膜は通過せず、薄い第1の酸化膜は通過する条件で主面側から不純物注入を行なうことにより、単結晶シリコン基体の主面における溝の周辺部分に不純物層を形成する製造方法。
Claim (excerpt):
単結晶シリコン基体の一主面に溝を形成し、上記溝の内面に誘電体膜を形成したのち、不純物を注入した多結晶シリコンを上記溝に充填したものを、単結晶シリコンと不純物を注入した多結晶シリコンとで酸化膜形成速度の異なる温度下で、酸化することにより、上記単結晶シリコン基体の上記主面に第1の酸化膜を、上記多結晶シリコンの表面に上記第1の酸化膜よりも厚い第2の酸化膜を形成し、上記厚い第2の酸化膜は通過せず、上記薄い第1の酸化膜は通過する条件で上記主面側から不純物注入を行なうことにより、上記単結晶シリコン基体の主面における上記溝の周辺部分に不純物層を形成することを特徴とする半導体装置の製造方法。
IPC (3):
H01L 29/78 ,  H01L 21/265 ,  H01L 21/316
FI (5):
H01L 29/78 653 A ,  H01L 21/316 H ,  H01L 21/265 H ,  H01L 29/78 652 B ,  H01L 29/78 654 Z

Return to Previous Page