Pat

J-GLOBAL ID：200903060665584443

データ処理システムにおいてバックアップ機能を備えてレジスタ再命名を実行する方法

Inventor： ミッチェル・アルサップ ,  マイケル・シー・ベッカー
Applicant, Patent owner： モトローラ・インコーポレイテッド
Agent (1)： 大貫 進介 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993040755
Publication number (International publication number)：1994230961
Application date： Feb. 05, 1993
Publication date： Aug. 19, 1994
Summary：

【要約】 (修正有)【目的】 データ処理システムにおいて、バックアップ機能を備えて、レジスタ再命名を実行する方法。【構成】 レジスタ再命名装置18は、論理・物理(LP)マップ30,フリー・リスト32,およびこの2つの間で情報を交換するための内部スワップ・バス90によって構成される。前記レジスタ再命名ハードウェア18は命令シーケンサ12および命令デコード/発行論理16に接続される。

Claim (excerpt)：

データ処理システム(10)であって、前記システムは:命令パケットをデコードし、発行し、経路設定するための命令順序付け手段(12,14,16);前記命令順序付け手段(12,14,16)に結合されており、前記命令パケット内の所定数の命令を実行するための実行手段(22,24);前記実行手段(22,24)に結合されており、所定数の物理レジスタ内に、複数のデータ・オペランドを格納するためのレジスタ記憶手段(20);ならびに前記レジスタ記憶手段(20)および前記命令順序付け手段(12,14,16)に結合されており、内部バス(90)を介してフリー・リスト(32)に結合された論理・物理(LP)レジスタ・マップ(30)を有するところのレジスタ再命名手段(18)であって、前記レジスタ再命名手段(18)は、前記命令順序付け手段(12,14,16)から所定数の論理レジスタ番号および制御信号を受け取り、これに応答して複数の論理・物理レジスタ・マッピングを生成するところの前記レジスタ再命名手段;によって構成されることを特徴とするデータ処理システム(10)において;命令パケットをデコードする前記命令順序付け手段(12,14,16)に応答して、複数の命令発行チェックポイントのそれぞれにおいて発生する物理レジスタ・マッピングの現在セットを維持し、ならびに前記命令順序付け手段(12,14,16)を以前の命令発行チェックポイントへとバックアップするための方法であって、前記方法は:前記LPレジスタ・マップ(30)を初期化する段階であって、該段階は、レジスタ・マップ・セルの第1セットの各セル、およびフリー・セルの第1セットの各セルの中に、一意の物理レジスタ名を格納し、前記フリー・セルのそれぞれに結合された制御ラッチ内の1つのビットを、第1論理値に設定することによって、前記LPレジスタ・マップを初期化する段階;前記レジスタ・マップ・セルの第1セットに格納された、第1宛先レジスタ群内の一意の物理レジスタ名をそれぞれ、選択した数のフリー・セル内の第1ラッチから割り当てられた物理レジスタ名と、前記内部バス(90)を介して交換し、前記の選択された数の各フリー・セルに結合された前記制御ラッチ内の前記ビットを切り換えて、その一方で同時に、第1命令発行チェックポイントにおいて第1命令パケットをデコードする前記順序付け手段に応答して、前記レジスタ・マップ・セルの第1セット内に格納された第1ソース・レジスタ群の一意の物理レジスタ名をそれぞれ、前記レジスタ・マップ・セルの第1セットから、レジスタ・マップ・セルの第2セットの中にコピーする段階;第2命令発行チェックポイントにおいて、新しい命令パケットが前記命令順序付け手段(12,14,16)によって発行された後に、前記各フリー・セルを前記新しい宛先レジスタ名群で更新する段階であって、該段階は、前記新しい宛先レジスタ名群を、新たに選択された数の各フリー・セル内の第1ラッチから新たに割り当てられた物理レジスタ名と交換し、前記新たに選択された数の各フリー・セルに結合された前記制御ラッチ内の前記ビットを切り換えることによって、前記各フリー・セルを前記新しい宛先レジスタ名群で更新する段階;ならびに前記LPレジスタ・マップ(30)を、前記命令順序付け手段が指定した前記の以前の命令発行ポイントに復元する段階であって、該段階は、現在命令発行チェックポイントにおける前記フリー・セルの前記制御ビットの論理状態を検査して、前記の以前の命令発行チェックポイントと、前記現在チェックポイントとの間で発行された前記命令発行チェックポイントにおいて、相補論理状態を有する、前記フリー・セルの前記制御ビットの第1ビットを検索し、ならびに前記各制御ビットを、前記現在命令発行チェックポイントと、前記命令順序付け手段(12,14,16)が指定した前記の以前の命令発行チェックポイントとの間で切り換えることによって、前記LPレジスタ・マップ(30)を、前記命令順序付け手段が指定した前記の以前の命令発行ポイントに復元する段階;によって構成されることを特徴とするところの、命令パケットをデコードする前記命令順序付け手段(12,14,16)に応答して、複数の命令発行チェックポイントのそれぞれにおいて発生する物理レジスタ・マッピングの現在セットを維持し、ならびに前記命令順序付け手段(12,14,16)を以前の命令発行チェックポイントへとバックアップするための方法。

IPC (3)：

G06F 9/34 330 ,  G06F 9/38 380 ,  G06F 11/14 310

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭62-284384
  
• 特開昭62-284387