Pat
J-GLOBAL ID：200903060674889010
IC試験装置
Inventor：
Applicant, Patent owner：
Agent (1)：
渡辺 正康
Gazette classification：公開公報
Application number (International application number)：1996164359
Publication number (International publication number)：1998010199
Application date： Jun. 25, 1996
Publication date： Jan. 16, 1998
Summary：
【要約】【課題】 発生する階調電圧の高精度電圧検査及び機能検査を行うことが可能なIC試験装置を実現する。【解決手段】 被試験対象からの被検査電圧の高精度電圧検査及び機能検査を行うIC試験装置において、上限値電圧,下限値電圧若しくは期待値が記憶された共有記憶回路と、機能検査電圧が設定されるレジスタ回路と、共有記憶回路若しくはレジスタ回路の出力に基づき上限値電圧,下限値電圧若しくは機能検査電圧を発生させるD/A変換器と、被検査電圧と上限値電圧,下限値電圧若しくは機能検査電圧とを比較する比較器と、この比較器の出力と期待値を比較するディジタル・コンパレータと、比較器若しくはディジタル・コンパレータの出力が記憶される記憶回路と、共有記憶回路及びレジスタ回路の出力の切り換えと記憶回路への入力の切り換えを行う検査切換手段とを設ける。
Claim (excerpt)：
被試験対象からの被検査電圧の高精度電圧検査及び機能検査を行うIC試験装置において、前記上限値電圧,下限値電圧若しくは期待値が記憶された共有記憶回路と、機能検査電圧が設定されるレジスタ回路と、前記共有記憶回路若しくはレジスタ回路の出力に基づき前記上限値電圧,下限値電圧若しくは機能検査電圧を発生させるD/A変換器と、前記被検査電圧と前記上限値電圧,下限値電圧若しくは機能検査電圧とを比較する比較器と、この比較器の出力と前記期待値を比較するディジタル・コンパレータと、前記比較器若しくは前記ディジタル・コンパレータの出力が記憶される記憶回路と、前記共有記憶回路及びレジスタ回路の出力の切り換えと前記記憶回路への入力の切り換えを行う検査切換手段とを備えたことを特徴とするIC試験装置。
FI (2)：
G01R 31/28 D
, G01R 31/28 H
