半導体装置

Inventor：
Applicant, Patent owner：
Agent (1)：大胡典夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997254811
Publication number (International publication number)：1999097598
Application date： Sep. 19, 1997
Publication date： Apr. 09, 1999
Summary：

【要約】【課題】実装した複数の半導体素子の発振による破壊や装置外部の保護回路等の誤動作、破壊等を防止することができる大電力用の半導体装置を提供する。【解決手段】放熱板2上に固着された2枚の実装基板6a,6bと、各実装基板6a,6bの上面の銅層4をパターニングして設けた第2の導電部8にトランジスタ10を搭載してなる少なくとも2つの回路部と、これら回路部の各出力導体である第1の導電部7に基端部分の固着端14a,14bを固着し先端部分を外部出力端16とした電力端子13とを具備したもので、電力端子13は、中間部分に屈曲弾性部15を備え、固着端14a,14bが回路部の各第1の導電部7に対応して2つに分割されていると共に、該固着端14a,14bの外部出力端16側近傍で一体化された形状となっており、その結果、2つのトランジスタ10の特性が厳密に均一でなくても、第1の導電部7の電位が略等しくなる。

Claim (excerpt)：

放熱板上に固着された実装基板と、この実装基板の上面側導体層を所定パターンとなるようパターニングして設けられた素子搭載導体に半導体素子を搭載してなる少なくとも2つの回路部と、これら回路部の各出力導体に基端部分を固着し先端部分を外部出力端とした電力端子とを具備してなる半導体装置において、前記回路部の各出力導体が、前記電力端子により電気的抵抗が最小となるような状態で接続されていることを特徴とする半導体装置。

IPC (3)：

H01L 23/48 , H01L 25/07 , H01L 25/18

FI (2)：

H01L 23/48 G , H01L 25/04 C

Patent cited by the Patent：

Cited by examiner (2)

半導体装置
Gazette classification：公開公報 Application number：特願平7-019995 Applicant：富士電機株式会社
特開平4-162554

Return to Previous Page